La nouvelle version de la puce de Nvidia intensifie les contraintes de capacité CoWoS de TSMC

À mesure que NVIDIA lance les puces B100, B200 et autres, la zone d'interposition en silicium utilisée dans ces puces augmente, ce qui entraîne une réduction du nombre de puces pouvant être produites par tranche, aggravant ainsi la situation tendue de la capacité de production CoWoS de TSMC.