TSMCが第2世代3nmプロセスの膨大な生産高を報告

TSMCは、第2世代の3nmレベルのプロセス仕様で「莫大な」歩留まりが得られていると報告した。同社によれば、N3E の D0 欠陥密度は N5 に匹敵し、それぞれのライフサイクルの同じ時点における古いノードの欠陥率と一致します。これにより、Apple などの TSMC の最先端の顧客は、改善されたプロセス ノードの恩恵を比較的早く享受できるようになります。