TSMC تراشه جدید معماری CFET را توسعه می دهد
2 نانومتر
ASR
با
که
این
و
جدید
شات
خود
TSMC
تراشه
تراشه
متر
تور
ترانزیستور
کر
تور
ادغام
معماری
نوآوری
این
2024-12-27 13:17
1
TSMC با موفقیت دو نوع مختلف ترانزیستور P-FET و N-FET را در آزمایشات خود برای ایجاد یک تراشه معماری CFET ادغام کرده است. این یکی دیگر از نوآوری‌های جدید معماری ترانزیستور پس از نوآوری معماری نانوصفحه‌ای است که در 2 نانومتر اتخاذ شد.
