御社は最近、最大パッケージ面積約1,500平方ミリメートルのシステムレベルパッケージングによる、4ナノメートルノードのマルチチップシステム統合パッケージング製品の出荷を同時に実現しました。この4nmマルチチップシステム統合パッケージング製品と最大1500平方ミリメートルのパッケージング面積について、貴社は今回使用したパッケージング方法の詳細を紹介していただけますか? この領域には何個のチップが集積されていますか? -次元または二次元の積層方法はどうですか?ご回答ありがとうございます。

Changdian Technology: 投資家の皆様、こんにちは。 Changdian Technology XDFOI? には 2D/2.5D/3D チップレットが含まれており、通常の密度から超高密度、非常に小さなサイズから非常に大きなサイズまでのワンストップ サービスを顧客に提供でき、顧客のチップ製造の問題を効果的に解決できます。ムーア以降の時代。小型チップのヘテロジニアス統合テクノロジを通じて、1 つ以上のロジック チップ (CPU/GPU など)、I/O チップレットおよび/または高帯域幅メモリ チップ (HBM) が有機再配線スタック インターポーザ (RSI) 上に配置されます。 ) などを使用して、高度に統合された異種パッケージを形成します。同社の有機再配線スタックドインターポーザは、最小線幅と線間隔が2μmで多層配線が実現でき、全体の厚さは50μm以内に制御できる。同時に、超狭ピッチバンプ配線技術を採用し、マイクロバンプの中心距離（μBump）を40μmとすることで、より薄く、より小さな単位面積内に各種プロセスを高密度に集積することが可能となり、高集積化等を実現します。強力なモジュール機能と小型のパッケージ サイズ。さらに、同社はパッケージの背面に金属蒸着を実行して、放熱効率を効果的に向上させると同時に、設計ニーズに応じてパッケージの電磁シールド能力を強化し、チップの歩留まりを向上させることもできます。平素は当社にご関心とご支援を賜り、誠にありがとうございます。