आपकी कंपनी ने हाल ही में लगभग 1,500 वर्ग मिलीमीटर के अधिकतम पैकेज क्षेत्र के साथ सिस्टम-स्तरीय पैकेजिंग के साथ 4-नैनोमीटर नोड मल्टी-चिप सिस्टम एकीकृत पैकेजिंग उत्पादों के शिपमेंट का एहसास किया है। इस 4nm मल्टी-चिप सिस्टम एकीकृत पैकेजिंग उत्पाद और 1500 वर्ग मिलीमीटर तक के पैकेजिंग क्षेत्र के संबंध में, क्या आपकी कंपनी इस बार उपयोग की जाने वाली पैकेजिंग विधि के अधिक तकनीकी विवरण पेश कर सकती है? क्या इस क्षेत्र में कितने चिप्स एकीकृत हैं? -आयामी या द्वि-आयामी? स्टैकिंग विधियों के बारे में क्या? आपके उत्तर के लिए धन्यवाद।

चांगडियन टेक्नोलॉजी: प्रिय निवेशकों, नमस्कार। चांगडियन टेक्नोलॉजी मूर के बाद का युग। छोटी चिप विषम एकीकरण तकनीक के माध्यम से, एक या अधिक लॉजिक चिप्स (सीपीयू/जीपीयू, आदि), साथ ही I/OC चिपलेट्स और/या हाई-बैंडविड्थ मेमोरी चिप्स (HBM) को ऑर्गेनिक रीवायरिंग स्टैक इंटरपोजर (RSI) पर रखा जाता है। ), आदि, एक अत्यधिक एकीकृत विषम पैकेज बनाने के लिए। कंपनी के ऑर्गेनिक रीवायरिंग स्टैक्ड इंटरपोजर की न्यूनतम लाइन चौड़ाई और लाइन स्पेसिंग 2um है, जो मल्टी-लेयर वायरिंग का एहसास कर सकता है और समग्र मोटाई को 50um के भीतर नियंत्रित किया जा सकता है। साथ ही, अल्ट्रा-संकीर्ण पिच बंप इंटरकनेक्शन तकनीक को अपनाया जाता है, और माइक्रो-बंप (μBump) की केंद्र दूरी 40μm है, जो पतले और छोटे इकाई क्षेत्र में विभिन्न प्रक्रियाओं के उच्च-घनत्व एकीकरण को सक्षम बनाता है, जिससे उच्च एकीकरण और अधिक प्राप्त होता है। मजबूत मॉड्यूल कार्यक्षमता और छोटे पैकेज का आकार। इसके अलावा, कंपनी गर्मी लंपटता दक्षता में प्रभावी ढंग से सुधार करने के लिए पैकेज के पीछे धातु जमाव भी कर सकती है और साथ ही चिप की उपज में सुधार के लिए डिजाइन की जरूरतों के अनुसार पैकेज की विद्युत चुम्बकीय परिरक्षण क्षमता को बढ़ा सकती है। कंपनी पर आपका ध्यान और समर्थन के लिए धन्यवाद।