TSMC의 2nm 공정 기술이 순조롭게 진행되고 있습니다.

TSMC는 시장 기대보다 4분의 1 앞당겨 다음 주 신주 바오산 공장에서 2nm 공정 칩의 시험 생산을 시작할 계획입니다. 시험 생산에는 2분기부터 설치된 필수 장비 및 구성 요소에 대한 테스트가 포함됩니다. TSMC는 3nm에 비해 2nm 공정은 성능을 10~15% 향상하고 전력 소비를 최대 30% 줄일 수 있다고 밝혔습니다. TSMC는 2나노 공정부터 GAA 나노시트 트랜지스터 구조를 적용하고 BSPR(Backside Power Supply) 기술을 도입해 2026년 양산을 시작할 예정이다.