인텔과 삼성, 3.5D 반도체 패키징 기술 본격 도입

세계 최대의 반도체 대기업인 인텔과 삼성은 3.5D 반도체 패키징 기술을 적극적으로 개발하고 있습니다. 인텔의 수석 부사장인 케빈 오벅클리는 3.5D 기술은 실리콘 브릿지가 있는 기판을 기반으로 하며 더 나은 신호 무결성 성능을 제공하도록 설계되었다고 말했습니다. 삼성은 2027년에 2nm 칩 위에 1.4nm 칩을 적층하는 3.5D 구성에 대한 로드맵을 선보였습니다.