スターリンク端末の制御回路の詳細説明

Starlink端末制御回路には、STのメイン制御チップSTM32MP151A/C、ARM Cortexコアに基づくKingstonのMLC NANDフラッシュ、KingstonのDDR3 DRAM、MPSの電源管理、降圧コンバータ、端末レギュレータ、TIのDC/DCコンバータ、電流シャントモニタ、シングルレールツーレールオペアンプ、STのクロック分配、6軸MEMS加速度計とジャイロスコープ、ON Semiconductorの100V NチャネルパワーMOSFET、ADIのレールツーレールアンプ、300mA調整可能LDOレギュレータが含まれています。