미디어텍과 TSMC, 2nm 공정 칩 출시 위해 협력

미디어텍은 TSMC의 2nm 공정을 사용하는 첫 번째 플래그십 SoC가 설계 테이프아웃을 완료했으며, 내년 말까지 양산에 들어갈 예정이라고 발표했습니다. 이 칩은 2026년 말에 출시될 예정입니다. TSMC의 2nm 공정 기술은 나노시트 트랜지스터 아키텍처를 활용하여 기존 N3E 공정 대비 로직 밀도를 1.2배 높이고, 성능을 18% 향상시키며, 전력 소비를 36% 절감합니다.