Cadence推出第三代通用小芯片互连解决方案

Cadence近日宣布其第三代通用小芯片互连（UCIe）IP解决方案已在台积电的N3P制程技术上完成投片。该解决方案每通道速度达到64 Gbps，为AI创新提供硬件支持。UCIe是一种适用于芯粒间高速互联的通用互联规范，分为标准封装和先进封装两种版本。Cadence的IP在标准封装下实现3.6Tbps/mm的边缘带宽密度，在先进封装下能达到21.08Tbps/mm。该架构设计强调跨供应商小芯片生态系统的互操作性。