Achronix hëlleft Benotzer Chiplets ze bauen baséiert op Speedcore eFPGA IP
Achronix
Chiplet
eFPGA
FPGA
Inter
Semi
Speedcore
Chip
Integratioun
Integratioun
Léisung
wirtschaftlech
Raumbesetzung
flexibel
Raum
Technologie
Speed
Personnalisatioun
rad
Applikatioun
2024-12-19 18:10
2
Achronix Semiconductor lancéiert Speedcore eFPGA IP fir Benotzer ze hëllefen flexibel a wirtschaftlech Chiplet-Léisungen ze bauen. D'Technologie ass gëeegent fir eng Vielfalt vun 2.5D Interconnect Technologien a bitt Personnalisatiounsoptioune fir spezifesch Applikatiounsbedürfnisser ze treffen. Am Verglach mat traditioneller FPGA kann d'Chiplet-Léisung Raumbesetzung reduzéieren an d'Integratioun verbesseren.
