Tesla kündigt die Massenproduktion eines Dojo-Prozessors auf Wafer-Ebene für das KI-Training an

Auf dem jüngsten TSMC North American Technology Symposium gab Tesla bekannt, dass die Massenproduktion seines Wafer-Level-Dojo-Prozessors für das Training künstlicher Intelligenz begonnen hat und voraussichtlich bald in Betrieb genommen wird. Dieser Prozessor namens Dojo Training Tile verwendet ein 5x5-Array-Layout, enthält insgesamt 25 Chips und basiert auf der 7-nm-Prozesstechnologie. TSMC nutzt seine integrierte Fan-Out-Technologie (InFO) und Wafer-Level-Interconnect-Technologie (InFO_SoW), um die Zusammenarbeit der 25 Chips wie ein einzelner Prozessor zu ermöglichen. Um die Prozessorkonsistenz auf Waferebene aufrechtzuerhalten, verwendet TSMC außerdem virtuelle Chips, um die Lücken zwischen den Chips zu schließen. Es wird erwartet, dass diese Wafer-Level-Systeme bis 2027 durch die fortschrittliche Verpackungstechnologie von CoWoS in komplette Wafer integriert werden können und dadurch eine bis zu 40-fache Rechenleistung bereitstellen können. Der Dojo-Prozessor von Tesla verfügt über eine extrem hohe Leistung, verbraucht aber auch enorme Mengen an Energie und erfordert ein komplexes Kühlsystem und ein Spannungsregelungsmodul, um seinen Stromversorgungsbedarf zu decken. Obwohl Tesla die spezifischen Leistungsindikatoren des Dojo-Wafersystems nicht bekannt gegeben hat, wird angesichts der verschiedenen Herausforderungen, mit denen es während des Entwicklungsprozesses konfrontiert war, erwartet, dass es sich zu einer leistungsstarken Trainingslösung für künstliche Intelligenz entwickelt.