Tesla annoncéiert Masseproduktioun vun AI Training Wafer-Niveau Dojo Prozessor

Um rezenten TSMC North American Technology Symposium huet Tesla ugekënnegt datt säi Wafer-Niveau Dojo-Prozessor fir kënschtlech Intelligenz Training d'Massproduktioun ugefaang huet an erwaart gëtt geschwënn agesat ze ginn. Dëse Prozessor genannt Dojo Training Tile benotzt e 5x5 Array Layout, enthält insgesamt 25 Chips, a baséiert op der 7nm Prozesstechnologie. TSMC benotzt seng integréiert Fan-Out (InFO) Technologie a Wafer-Level Interconnect (InFO_SoW) Technologie fir déi 25 Chips z'erméiglechen zesummen ze schaffen wéi een eenzege Prozessor. Zousätzlech, fir Wafer-Niveau Prozessor Konsistenz ze erhalen, benotzt TSMC och virtuell Chips fir d'Lücken tëscht Chips ze fëllen. Et gëtt erwaart datt bis 2027, duerch CoWoS fortgeschratt Verpackungstechnologie, dës Wafer-Niveau Systemer fäeg sinn a komplette Wafere integréiert ze ginn, doduerch bis zu 40 Mol d'Rechenkraaft ubidden. Den Tesla Dojo Prozessor huet extrem héich Leeschtung, awer et verbraucht och enorm Quantitéiten un Energie, erfuerdert e komplexe Killsystem a Spannungsreguléierungsmodul fir seng Energieversuergungsbedürfnisser z'erreechen. Och wann Tesla d'spezifesch Leeschtungsindikatoren vum Dojo Wafer System net ugekënnegt huet, wann Dir déi verschidden Erausfuerderunge berécksiichtegt, déi et während hirem Entwécklungsprozess konfrontéiert huet, gëtt et erwaart eng mächteg kënschtlech Intelligenz Trainingsléisung ze ginn.