1) Wann Dir gesi datt Firmen d'Verpakung an d'Test vun Memory Chips wéi DRAM an NAND ausgeluecht hunn, wat sinn d'Ënnerscheeder an de Verpackungs- an Testprozesser an Ausrüstung fir dës zwee Produkter erfuerderlech? Ginn et héich Barrièren fir d'Entrée fir aner Verpackungs- an Testfirmen oder souguer IC Designfirmen déi op e bestëmmt Produkt fokusséieren? 2) Ginn et Differenzen an de Prozesser an Ausrüstung néideg fir Erënnerung Verpakung an Testen a Logik Chip Verpakung an Testen?

Changdian Technology: Léif Investisseuren, Hallo. Et gëtt keen offensichtlechen Ënnerscheed tëscht deenen zwee am Low-End Maart, a béid kënne traditionell Verkabelungsausrüstung benotze fir Stacking a Verkabelungsverbindung z'erreechen. Am Mëttel-bis-Héich-Enn-Feld ginn et Ënnerscheeder an der Ausrüstungstechnologie tëscht deenen zwee, wat d'Benotzung vu speziellen Ausrüstung erfuerdert, wéi zum Beispill Hot Press Bonding. Zur selwechter Zäit ginn et gewësse Differenzen an der Ausrüstung déi néideg ass fir d'Verpakung an d'Test vun Erënnerung a Logik Chips wéinst der verschiddener Zuel vu Stackschichten an Testfuerderunge. Fir nei Entrants ginn et offensichtlech Barrièren am Mëttel-bis-Héich-Enn Späicherverpackung an Testmaart. Merci fir Är Opmierksamkeet an Ënnerstëtzung.