삼성과 Synopsys는 2nm 공정 최적화를 위해 협력합니다.

삼성전자가 시놉시스와 2나노 공정 기술 공동 최적화 협력을 발표했다. Synopsys의 AI 기반 설계 기술 및 협업 최적화(DTCO) 솔루션은 삼성이 2nm 공정의 면적, 성능 및 에너지 효율성을 향상하는 데 도움이 될 것입니다. 삼성전자는 내년 2nm 칩 양산을 시작할 것으로 예상된다. 이 세대의 기술은 MBCFET(다중 브리지 채널 전계 효과 트랜지스터) 아키텍처를 사용하고 고유한 에피택시 및 통합 프로세스를 도입합니다. 기존 FinFET 공정과 비교하여 새로운 공정은 트랜지스터 성능을 11%~46% 향상시키고 변동성을 26% 줄이며 누설을 약 50% 줄입니다.