Samsung と Synopsys が協力して 2nm プロセスを最適化

サムスン電子は、2nmプロセス技術を共同で最適化するためにシノプシスと協力すると発表した。シノプシスの AI 駆動設計テクノロジーと協調最適化 (DTCO) ソリューションは、サムスンの 2nm プロセスの面積、パフォーマンス、エネルギー効率の向上に役立ちます。サムスンは来年2nmチップの量産を開始すると予想されている。この世代のテクノロジーでは、マルチブリッジ チャネル電界効果トランジスタ (MBCFET) アーキテクチャが使用され、独自のエピタキシーおよび集積プロセスが導入されています。既存の FinFET プロセスと比較して、新しいプロセスはトランジスタの性能を 11% ～ 46% 向上させ、ばらつきを 26% 削減し、リークを約 50% 削減します。