Teknologi proses 2nm TSMC sedang berjalan dengan lancar

TSMC merancang untuk memulakan pengeluaran percubaan cip proses 2nm di kilangnya di Baoshan, Hsinchu minggu depan, suku lebih awal daripada jangkaan pasaran. Pengeluaran percubaan akan termasuk ujian peralatan dan komponen yang diperlukan, yang telah dipasang bermula pada suku kedua. TSMC menyatakan bahawa berbanding dengan 3nm, proses 2nm boleh meningkatkan prestasi sebanyak 10% hingga 15% dan mengurangkan penggunaan kuasa sehingga 30%. TSMC akan menggunakan struktur transistor nanosheet GAA bermula dari proses 2nm dan memperkenalkan teknologi bekalan kuasa bahagian belakang (BSPR) dijangka bermula pada 2026.