CoWoS-Gehäusetechnologie trägt zur Verbesserung der Chipleistung bei

CoWoS ist eine innovative 2,5D- und 3D-Verpackungstechnologie. Dabei wird zunächst der Chip (z. B. Rechen- und Speicherkernpartikel) durch den Chip-on-Wafer-Verpackungsprozess (CoW) mit dem Silizium-Interposer (Silizium-Wafer) verbunden. Anschließend wird der CoW-Chip mit dem Substrat integriert, um eine dreischichtige Struktur aus Chip, Wafer und Substrat zu bilden. Mithilfe dieser Verpackungstechnologie lässt sich der Platz auf dem Chip erheblich reduzieren und die Ausbeute steigern, während gleichzeitig der Stromverbrauch und die Kosten gesenkt werden.