贵公司近期同步实现了4纳米节点多芯片系统集成封装产品出货，最大封装体面积约为1500平方毫米的系统级封装。关于这个4纳米多芯片系统集成封装产品和高达1500平方毫米的封装面积，贵公司能否介绍更多此次采用封装方式的技术细节，这个面积里大概集成了多少颗芯片，是二维方式还是堆叠方式呢？感谢您的回答。

长电科技：尊敬的投资者，您好。长电科技XDFOI?包括2D/2.5D/3DChiplet，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的一站式服务，可有效解决后摩尔时代客户芯片成品制造的痛点。通过小芯片异构集成技术，在有机重布线堆叠中介层（RDLStackInterposer，RSI）上，放置一颗或多颗逻辑芯片（CPU/GPU等），以及I/OChiplet和/或高带宽内存芯片（HBM）等，形成一颗高集成度的异构封装体。公司的有机重布线堆叠中介层最小线宽线距为2um，可实现多层布线，整体厚度可以控制在50um以内。同时采用了极窄节距凸块互联技术，微凸点（μBump）中心距为40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高的集成度、更强的模块功能和更小的封装尺寸。另外，公司还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。感谢您对公司的关注和支持。